AMD Zen5锐龙9000内核布局解密：512位浮点单元大变
快科技10月7日报道，Nemez、Fitzchens Fitz、HighYieldYT等多位专家共同完成了Zen5架构锐龙9000系列的核心解密，包括高清照片和模组分布图。
Ryzen 9000系列延续了chiplet布局，包括1个或2个CCD和1个IOD。
其中，CCD在架构升级的同时，制造工艺也从N5 5nm升级到N4P 4nm。 IOD与Ryzen 7000系列上的完全相同，工艺仍然是N6 6nm。
CCD的整体布局如上，包括左右两排总共8个Zen5 CPU核心，以及夹在中间的所有核心共享的32MB L3缓存。
注意，三级缓存的两排粉色长条区域，和以往一样，是为3D缓存预留的TSV硅通孔，锐龙9000X3D系列上会用到它。下面是系统管理单元（SMU）、电源管理单元（PMU）、I/O互连模块，还有两个Infinity Fabric高速互连通道模块(IFoP)，在EPYC上发挥更大的作用。
左下角的紫色区域被标记用于测试/调试目的。
仔细观察每个核心，左侧大片区域是矢量执行单元，主要用作浮点操作，完整支持512位浮点路径，可用于AVX-512指令，所以面积相当大，而且位于核心以及整个CCD的边缘，因为浮点运算发热量大，这样方便散热。右侧是二级缓存，与其相连的是三级缓存。
可以看到中间部分指令预取与解码、分支预测、微操缓存、调度器等组成的最重要的前端模块，以及32KB一级指令缓存、48KB一级数据缓存、整数执行单元、载入/存储单元。
IOD部分并无新意，128个流处理器GPU核心、显示引擎、多媒体引擎、128位DDR5-5600内存控制器、28个PCIe 5.0控制器、USB 3.x/2.0控制器、两个IFoP端口。
是的，没有原生USB4，X870E/X870上的接口均来自板载第三方主控。
